Apprenti(e)

Description de l'offre

Job Description

Job Title:

Apprenti(e)

Job ID:

193781

Location:

Crolles 2

Full/Part Time:

Full-Time

Regular/Temporary:

Temporary

Country:

France

Job open date:

03/13/2019

Job Function

Assistancy

Job Category:

Apprentice

1

No. of offers for job:

Organization

DIG & SP Technology and Digital FE Manufacturing

Posting Description

Dans les technologies CMOS, le Design Rule Manual (DRM) permet de retranscrire les contraintes des procédés et des dispositifs en règles de dessin afin de permettre le dessin des puces. Le coeur du métier d'ingénieur DRM est de prendre en compte les contraintes process et design pour définir les règles et stratégies de dessin permettant des designs compétitifs dans des technologies fiables à fort rendement. Pour se faire, il travaille en étroite collaboration avec les ingénieurs process et intégration mais également avec les équipes de design. Les règles de dessin sont ensuite formalisées dans un document au format Open PDK Source (OPS) qui est ensuite codé en DRC (Design Rule Check) dans léquipe de Design Kit pour la vérification automatique des dessins des puces.

Les activités développées durant cette période seront les suivantes:
- La gestion des « CAD layers », en lien avec les DRM owners & le Design Kit
- L'amélioration et la maintenance de l'environnement d'écriture des DRM sous FrameMaker (évolution de la structure des documents (EDD)), et des scripts de transformation (XSLT & VBA)
- Le support au procédé de livraison des DRM (génération eDRM & PDF, publication interne et cycle DMS)
- Le calcul des règles de dessin (dont simulations Monte-Carlo), en fonction des Process Assumptions, en lien étroit avec les ateliers, lOPC, lintégration et les DRM owners

Lalternant(e) sera encadré(e) dans léquipe Design Foundation en collaboration étroite avec les équipes de Filière (process intégration) et du Design Kit.
Durant cette période dalternance, le(a) canditat(e) se formera à la définition et la formalisation des règles de dessin ainsi quaux environnements de design (layout et vérification topologique). Il lui permettra également détendre sa connaissance de la fabrication et de la physique des semi-conducteurs dans un environnement de R&D industriel toute en développant des qualités de négociation.

Profile

Education Level Required - BAC+5 (INGENIEUR,DESS,DEA...).The Other skills required are Maitrise des étapes de procédés de fabrication de la microélectronique.
Bon niveau en Français et en Anglais à loral et à lécrit.
Physique générale, Matériaux, Optique.
Visual Basic

Job Restriction