Intern Design H/W

Description de l'offre

Job Description

Job Title:

Intern Design H/W

Job ID:

190917

Location:

Grenoble

Country:

France

Job open date:

11/29/2018

Job Function

Design H/W

Job Category:

1

No. of offers for job:

Organization

Microcontrollers and Digital ICs Group

Posting Description

Le sujet portera sur le développement d'un environnement de vérification générique (multi-protocols) en System Verilog (UVM). Cet environnement de vérification sera utilisé pour vérifier différents IPs intégrés dans nos futurs System On Chip (SOC).

Vous aurez en charge :
- L'implémentation de l'environnement en SystemVerilog
- Le développement de modèles en SystemVerilog (générateurs de séquences, moniteurs...)

Vous travaillerez au sein d'une équipe Architecture et Design dédiée à la conception de SOC complexes dans le domaine Spatial et RF.

Vous travaillerez en étroite collaboration avec des membres de cet équipe. Dans un premier temps, vous serez aidé pour la mise en place cet environnement de vérification et vérifier son bon fonctionnement. Puis, il faudra développer des fonctions supplémentaires après discussions avec vos collaborateurs. Travail en équipe et autonomie seront donc indispensable à la bonne réussite du projet.

Le stage se déroulera sur le site de STMicroelectronics à Grenoble.

Profile

Education Level Required - BAC+5 (INGENIEUR,DESS,DEA...) Desired Competencies are - Digital Electronics.The Other skills required are SystemVerilog, SystemC, Verilog, VHDL, System on a Chip (SoC), Microélectronique numérique - logiciel de simulation (NCSIM, MODELSIM) - script (PERL ou PYTHON) - Travail en équipe / autonomie / initiative

Job Restriction