Apprenti(e) ingenieur mask data preparation

Description de l'offre

Job Description

Job Title:

Apprenti(e) ingenieur mask data preparation

Job ID:

193866

Location:

Crolles 2

Full/Part Time:

Full-Time

Regular/Temporary:

Temporary

Country:

France

Job open date:

03/22/2019

Job Function

Assistancy

Job Category:

Apprentice

1

No. of offers for job:

Organization

DIG & SP Technology and Digital FE Manufacturing

Posting Description

Contexte : Le flot de fabrication des circuits intégrés consiste à empiler des couches de différents matériaux sur un substrat de silicium en ayant défini pour chaque couche des motifs spécifiques. Cela permet d'implémenter les fonctions dessinées par les concepteurs à base de composants électroniques. La génération de ces motifs se fait à l'aide de masques qui vont protéger certaines zones du circuit lors de l'étape de photolithographie. Il faut donc réaliser une transformation qui permette de passer d'une vue layout CAD dépendante de la fonctionnalité dessinée à une vue masque qui est davantage liée au processus de fabrication et d'intégration.

L'équipe Design Foundation / Mask Data Preparation (MDP) dans laquelle vous serez intégré(e) assure cette transformation critique, réalisée à base d'équations logiques. Cette mécanique s'applique sur différentes technologies (du 0.13um au 28nm en passant par l'imageur et l'optique) et nécessite la collaboration avec d'autres équipes.

Votre mission durant cette période sera la suivante:
- Accompagner le développement technologique par la mise à jour des équations logiques permettant la génération des masques
- Creer & maintenir des `layout test' qui contiennent les dispositifs de base dans chaque technologie
- Cette activité comprend de nombreuses interactions avec les équipes connexes :
- Process Integration (PI) pour comprendre les besoins d'évolutions technologiques et les contraintes d'intégration associées (améliorations des performances, du rendement,...).
- Design Rule Manual (DRM) pour sécuriser les opérations logiques et respecter les règles de dessin
- Optical Proximity Correction (OPC) qui utilise les résultats de l'étape CAD2MASK

Durant cette période d'alternance, vous serez formé(e) à la définition des équations logiques ainsi qu'à l'environnement de design `layout' (vérification topologique). Vous prendrez au fur et à mesure de l'autonomie sur les différentes tâches. Cette activité vous permettra également d'étendre votre connaissance du procédé de fabrication et de la physique des semi-conducteurs dans un environnement de R&D industriel innovant.

Profile

Education Level Required - BAC+2 (DUT,BTS,DEUG...) Desired Competencies are - Photolitography/Photomasking, Physics Of Semiconductors, Excel, Semiconductor Process, Unix Operating System, Mask Generation.

Job Restriction