Expires soon CEA

Structures de données compactes pour algorithmes parallèles hiérarchiques

  • Stage
  • Bordeaux (Gironde)
  • IT development

Job description

Détail de l'offre

Informations générales

Entité de rattachement

Situé entre Bordeaux et Arcachon, le centre d'Etudes Scientifiques et Techniques d'Aquitaine (Cesta) a pour mission première d'assurer l'architecture industrielle des armes de la force de dissuasion. Il exploite le Laser Mégajoule (LMJ) qui permet la réalisation d'expériences à très hautes températures et pressions contribuant à la validation des modèles physiques utilisés dans la simulation du fonctionnement nucléaire des armes.

Référence

2019-10658-1358

Description du poste

Domaine

Electromagnétisme, génie électrique

Contrat

Stage

Durée du contrat (en mois)

6 mois

Description de l'offre

Le contexte L'évolution des besoins en simulation (précision plus fine, phénomènes physiques multi-échelles, cas 3D) induisent un besoin grandissant en terme de calcul haute performance. Les codes de simulation sont amenés à s'exécuter sur des supercalculateurs de plus en plus grands et complexes (Petaflopique et au-delà), souvent équipés d'architectures manycores. Afin de tirer parti de ces machines parallèles, les méthodes et algorithmes de simulation doivent être adaptés et implémentés de manière efficace, autant du point de vue des calculs que des aspects mémoire. Les méthodes hiérarchiques sont une classe d'algorithmes particulièrement prometteuse pour la simulation numérique à grande échelle. Elles permettent une diminution des coûts calcul et mémoire au prix d'une complexification des algorithmes et des structures de données. En effet, l'organisation des données se fait de manière hiérarchique de sorte à pouvoir appliquer les noyaux de calcul à des niveaux différents (e.g. multigrilles), ou de manière récursive (e.g. matrices hiérarchiques). Cependant, l'organisation hiérarchique des données a pour effet d'éclater les zones de stockage en mémoire, rendant ainsi l'exploitation des premiers niveaux de caches (L1 et L2) des architectures manycore plus difficile. Une réorganisation des données favorisant la localité spatiale et/ou temporelle des accès mémoire est alors requise, permettant une meilleure performance globale en temps de calcul. Les objectifs Le stage a pour objectif de proposer et d'implémenter une solution de type structure de données optimisée/compacte permettant d'améliorer la localité mémoire pour des méthodes hiérarchiques. Des validations de cette solution seront réalisées sur le supercalculateur TERA1000 de la DAM.

Ideal candidate profile

Profil du candidat

MASTER/INGENIEUR
null