Stage sécurité matérielle H/F (Technologies micro et nano)

Description de l'offre

Domaine : Technologies micro et nano

Contrat : Stage

Description du poste :

Le laboratoire LISAN (Laboratoire Intégration Silicium et Architecture Numérique) développe et conçoit des systèmes sur puces (SoC) innovants à base d'architectures multicœurs ainsi que des architectures basse consommation dédiées à l'Internet des Objets (Internet of Things - IoT). Le domaine de l'IoT remet à plat de nombreux prérequis, notamment au niveau de la sécurité des objets connectés autonomes en énergie. Les nouvelles architectures se veulent les plus économes en énergie possible. L'implémentation de la sécurité dans l'IoT doit donc elle aussi être guidée par l'énergie disponible, sans pour autant mener à des failles de sécurité. Une mémoire intelligente, appelée C-SRAM, permettant de faire des calculs en mémoire a été conçue au sein du laboratoire. L’objectif du stage est d’étudier l’implémentation d’un algorithme de chiffrement connu comme l’AES (Advanced Encryption Standard) au sein de cette mémoire et de caractériser sa robustesse par rapport aux attaques par canaux auxiliaires sur la consommation. De premières implémentations d’AES, sur un modèle précédent de la mémoire C-SRAM, ont déjà été réalisées au niveau RTL et au niveau C et pourront servir de base pour la nouvelle implémentation qui utilisera le dernier modèle de mémoire embarquant plus d’opérations logiques. Un environnement d’attaques, sous Python, est d’ores et déjà disponible au sein du laboratoire. Deux doctorants étudient actuellement à d’autres niveaux la C-SRAM et ce stage vient compléter leur étude sur l’aspect sécurité. Ce stage s’inscrit dans le cadre de travaux sur l’étude de techniques de sécurisation d’algorithmes de cryptographie implémentés en mémoire.

Travail Demandé :
Le travail se décomposera en plusieurs étapes :
Prise en main du flot de conception ASIC numérique du laboratoire (simulation sous Modelsim/Questasim, synthèse sous Design Compiler, implémentation physique sous Innovus et génération des traces de consommation sous PrimeTime power)
Prise en main de l’environnement d’attaques sous Python à partir de la mise en forme des traces de consommation (CPA et T-test)
Etude de l’implémentation d’un AES sur le nouveau modèle de C-SRAM ce qui implique un travail au niveau de l’algorithme pour tirer parti des nouvelles opérations disponibles et au niveau RTL (VHDL, Verilog ou System Verilog)
Caractérisation de l’implémentation par rapport aux attaques par canaux auxiliaires

En fonction de l’avancement du stage, le/la stagiaire pourra également implémenter d’autres algorithmes et/ou d’autres attaques ou proposer des pistes d’optimisations.


Cette proposition est dédiée aux étudiants recherchant un stage au contenu technique ambitieux et désirant acquérir une expérience dans la recherche technologique.
L'étudiant devra présenter un niveau équivalent de dernière année d'école d'ingénieur (ou master 2) avec de préférence une spécialité en conception de circuits numériques. Des notions sur la sécurité des systèmes matériels, de la cryptographie en général serait un plus. La connaissance de la microélectronique et du flot de conception aidera le stagiaire à la réussite des objectifs. Enfin, l'étudiant devra présenter une bonne curiosité dans le domaine de la sécurité matérielle.

Les compétences suivantes sont recherchées :
• VHDL ou Verilog ou System Verilog,
• C
• Scripting (Python, Perl, …)
• Outils de simulation numériques (Modelsim/Questasim, ...),
• Contrôle de révision (SVN, git, ...)

Ville : Grenoble

Langue / Niveau :

Anglais : Intermédiaire