Stage Bac+5/M2 (6-mois) H/F (Mathématiques, information  scientifique, logiciel)

Description de l'offre

Domaine : Mathématiques, information  scientifique, logiciel

Contrat : Stage

Description du poste :

Dans le cadre de la conception de systèmes numériques, le prototypage virtuel est devenu une nécessité afin de permettre le développement et la validation du logiciel avant la disponibilité de la plateforme matérielle. Le LCE (Laboratoire de Calcul et Environnement de Conception) propose sa propre solution de prototypage virtuel appelée SESAM. Grâce à une riche bibliothèque de composants et des méthodes innovantes d’accélération, SESAM permet de créer des prototypes virtuels de plateformes complexes et d’exécuter du code invité à des vitesses très importantes. SESAM modélise plusieurs interfaces externes : SPI, I2C, PCI-Express, etc. afin de rendre possible la simulation de plusieurs sous-systèmes connectés au sein d’une même simulation SystemC. Afin d’effectuer les validations durant les différentes phases de conception, SESAM supporte aussi la cosimulation et éventuellement la co-émulation avec des outils externes.

Dans ce cadre, l’utilisation de modèles tiers ainsi que la réutilisation de modèles existants nécessite la capacité d’effectuer la co-simulation au niveau RTL (transfert de registres). L’un des défis à relever est l’interfaçage de SESAM avec les outils de simulation du commerce (Modelsim, Vivado, etc.).

Le but de ce stage est de réaliser un mécanisme permettant d’instrumenter un design en RTL par une interface de communication prédéfinie de manière automatique et éventuellement d’ajouter ce design dans une bibliothèque de co-simulation sur SESAM. Le candidat aura donc pour principale mission d’automatiser la génération de cette interface de communication (wrapper) et la création de la bibliothèque matérielle et de l’interface utilisateur permettant de réaliser la co-simulation.

Le candidat recherché est en dernière année de master recherche ou école d’ingénieur (bac+5). Des connaissances solides en langages Python, VHDL/Verilog et C/C++ sont requises. Toute expérience en simulation RTL sur outil Modelsim/Vivado sera fortement appréciée. La connaissance en bus de communication de type AMBA/AXI4 est un plus.


Bac+5/M2
Connaissances solides en langages Python, VHDL/Verilog et C/C++
Expérience en outil de simulation Modelsim/Vivado
Curieux et rigoureux

Ville : Palaiseau