Analyses des attaques sur les mémoires et conception de contremesures H/F (Sécurité contre la malveillance)

Description de l'offre

Domaine : Sécurité contre la malveillance

Contrat : Stage

Description du poste :

(English version in the attached document)
Le CEA LETI et l’IRT NanoELec à travers le projet Nanotrust repense la sécurité des processeurs pour les systèmes embarqués que l’on trouve dans l’IoT ou les Systèmes Cyber-Physiques (CPS) à travers la conception de processeurs intrinsèquement sécurisés basés sur l’architecture RISC-V.
Avec l’utilisation de filière toujours plus fine, on commence à observer de plus en plus fréquemment des défaillances sur tous les types de mémoires [1]. Elles se manifestent sous deux formes : l’apparition de fautes générées par les lectures et les écritures sur des données adjacences dans la matrice de mémoires tant sur les S-RAM [2] que sur des mémoires non volatiles - Flash [3], mais aussi des phénomènes de rétention de données [3]. Ces effets indésirables ouvrent la porte à des problèmes de sécurité. L’enjeu est d’autant plus de taille que les SRAM sont utilisées dans la plupart des mémoires cache des processeurs. Quant aux mémoires Flash, elles contiennent souvent des données sensibles (code, clés) au sein même de SoC (System on Chip) ou de microcontrôleurs. Il pourrait ainsi être possible de modifier des lignes de mémoire contenant des données ou des instructions sur lesquelles on n’a pas les droits et ainsi violer les principes d’isolation de processus.
Dans un premier temps le candidat caractérisera sur la base de l’état de l’art ces erreurs avec des matrices SRAM et de Flash. On verra ensuite comment elles sont transposables à des mémoires (caches ou embarqués) de processeurs. Il s’agira ensuite de déterminer comment on peut les exploiter et enfin d’essayer de trouver des contremesures à ces attaques.
Références
[1] Flipping bits in memory without accessing them: An experimental study of DRAM disturbance errors, Kim et al, in ACM SIGARCH Computer Architecture News, 2014
[2]. Memory errors in modern systems: the good, the bad, and the ugly, V. Sridharan et al, in ACM SIGARCH Computer Architecture News, 2015.
[3 Vulnerabilities in MLC NAND Flash Memory Programming: Experimental Analysis, Exploits, and Mitigation Techniques, Y. Cai et al, in IEEE International Symposium on High Performance Computer Architecture (HPCA) 2017
[4] Challenging on-chip sram security with boot-state statistics. J. McMahan et al, Hardware Oriented Security and Trust (HOST), 2017



Le candidat devra avoir des connaissances en microélectronique et logiciel embarqué, et être intéressé par toutes les problématiques de cyber sécurité. Les domaines à explorer au cours du stage sont assez larges allant des implémentations physiques des composants mémoire à la gestion logicielle des différents types de mémoire. Ce panel large nécessite principalement une grande curiosité pour être capable de comprendre puis proposer des idées d'attaques et de protections des mémoires.

Ville : Grenoble