STAGE VERIFICATION UVM

Description de l'offre

Atos est un leader international de la transformation digitale avec 120 000 collaborateurs dans 73 pays et un chiffre d’affaires annuel de plus de 12 milliards d’euros. Numéro un européen du Cloud, de la Cybersécurité et des supercalculateurs, le Groupe fournit à travers sa Digital TransformationFactorydes solutions intégrées de Cloud Hybride Orchestré, Big Data, Applications Métiers et Environnement de Travail Connecté, ainsi que des services transactionnels par l’intermédiaire de Worldline, le leader européen des services de paiement. Grâce à ses technologies de pointe et son expertise marché, Atos accompagne la transformation digitale de ses clients dans tous leurs secteurs d’activités. Partenaire informatique mondial des Jeux Olympiques et Paralympiques, le Groupe exerce ses activités sous les marques Atos, AtosSyntel,Unifyet Worldline. Atos est une entreprise cotée sur Euronext Paris et fait partie de l’indice CAC 40.

Description de poste :

Au sein du département qui développe les ASIC de serveurs et supercalculateurs conçus par ATOS, le sujet de stage portera sur le développement d'un environnement de vérification en utilisant le langage System Verilog et la méthodologie UVM.

Cet environnement sera utilisé pour vérifier différents modules développés par nos équipes Design et intégrés dans nos futurs produits.

Vous travaillerez sur l’implémentation de l’environnement et le développement de modèles génériques UVM afin de générer des stimuli les plus réalistes possibles.

Vous serez intégré(e) au sein d'une équipe Vérification ASIC dédiée à la vérification et validation de nos systèmes et travaillerez en étroite collaboration avec ses membres.

Ils vous apporteront bien sûr toute l’aide nécessaire à la bonne réalisation de l’environnement, mais seront à l’écoute de vos propositions de développement et d’amélioration.

Travail en équipe et autonomie seront donc indispensable à la bonne réussite de votre stage.

La vérification a l'avantage d'associer les domaines du développement software et hardware. En plus d'acquérir une bonne maîtrise de la programmation objet base sur la bibliothèque UVM, ce stage vous permettra de développer une vision globale de la réalisation d'un système hardware et en particulier une bonne connaissance des erreurs classiques en design logique.

 

Profil recherché :

Vous êtes en cours d'obtention de votre Bac + 5, Diplôme d'ingénieur ou cycle universitaire équivalent, avec une spécialisation en micro-électronique/conception de circuits intégrés/logiciel embarqué.

Vous possédez un bon niveau d'anglais. Vous faîtes preuve de curiosité, d'autonomie et d'une capacité à finaliser un projet. Par ailleurs, vous êtes reconnus pour votre aptitude à travailler en équipe. Rejoignez-nous !

 

Dure du stage :

6 mois

 

Qualifications :

- Methods and Standards: ASIC DESIGN – Nice to have

- Methods and Standards: ASIC VERIFICATION – Nice to have

- Methods and Standards: SystemVerilog UVM – Nice to have

 

Stage basé au Les Calyes-sous-Bois

INFORMATIONS ADDITIONNELLES : Chez Atos la diversité est au cœur de notre politique RH. C'est pourquoi Atos a mis en place un accord relatif à l’égalité professionnelle entre les hommes et les femmes. Par ailleurs, nos métiers sont tous accessibles aux personnes en situation de handicap, et ce quelle que soit la nature de leur handicap.